L'écosystème des tests de puces se met au grand format pour suivre l'essor de l'IA

Face à la démocratisation des architectures chiplet et de l'intégration hétérogène, la taille des packages semi-conducteurs augmente de 25 % par an, dépassant les limites des équipements de test traditionnels. Les leaders de l'ATE comme Advantest développent des modules spécifiques : megaset tray, interface Exascale Duo, et module de gestion thermique ATC capable de dissiper plus de 2000 W. En Corée, TSE et ISC lancent des sockets et interfaces board géants : TSE a conçu une carte à 60 couches supportant 341 A, tandis qu'ISC présente le socket modulaire Wider Max (180×120 mm, extensible à 240 mm). Sekisui Chemical prépare une feuille TIM de 200 mm pour optimiser le transfert thermique. Ces innovations répondent à la contrainte physique du réticule de lithographie (26×33 mm) qui pousse à l'agrandissement des packages, et visent à garantir la fiabilité des tests finaux pour les puces IA haute performance.