Samsung et SK Hynix redessinent la mémoire IA : zHBM, zNAND-O et HBM4 en vue

Samsung a dévoilé trois concepts de mémoire de nouvelle génération lors du FMS 2026 le 4 août : zHBM, une architecture d’empilement de puces ; zNAND-O, un format NAND optimisé pour l’IA sur appareil ; et V10 BV-NAND, qui dépasse 400 couches. Parallèlement, SK Hynix annonce avoir finalisé le développement de la HBM4 et se prépare à la production de masse. Ces annonces interviennent alors que les accélérateurs IA réclament toujours plus de bande passante mémoire, dépassant les limites du simple rafraîchissement générationnel. L’enjeu n’est plus seulement de livrer des composants plus rapides, mais de repenser l’architecture entière : empiler la mémoire directement sur les accélérateurs, créer des NAND taillés pour l’IA embarquée et verrouiller des partenariats de fabrication des années avant la livraison des produits finaux. Pour les ingénieurs et les acheteurs de puces mémoire HBM4, la compétition se déplace désormais sur le terrain de l’intégration système et de la roadmap pluriannuelle.